Emulation and debug circuitry is provided that can be incorporated into a variety of digital systems. A stop mode of operation is provided in which an associated processor stops processing instructions in response to a debug event. A real-time mode of operation is provided in which the processor stops processing background instructions in response to a debug event, but in which high priority interrupts are still processed. Interrupts are classified and processed accordingly when the processor is stopped by a debug event. While suspended for a debug event, a frame counter keeps track of interrupt debug state if multiple interrupts occur. While running or suspended, the emulation circuitry can jam an instruction into the instruction register of the processor to cause processor resources to be read or written on behalf of the emulation circuitry. Read/write transactions are qualified by an expected frame count to maintain correspondence between test host software and multiple debug/interrupt events. An embodiment of a processor core is provided that is a programmable digital signal processor (DSP) with variable instruction length, offering both high code density and easy programming. Architecture and instruction set are optimized for low power consumption and high efficiency execution of DSP algorithms, such as for wireless telephones, as well as pure control tasks.

A emulation e elimina erros de circuitos é contanto que pode ser incorporado em uma variedade de sistemas digitais. Uma modalidade do batente de operação é fornecida em que um processador associado para de processar instruções em resposta a um evento eliminar erros. Uma modalidade de operação real-time é fornecida em que o processador para de processar instruções do fundo em resposta a um evento eliminar erros, mas em no que interrupções de prioridade elevada são processadas ainda. As interrupções são classificadas e processadas conformemente quando o processador é parado por um evento eliminar erros. Quando suspendido para um evento eliminar erros, um contador do frame mantem-se a par da interrupção elimina erros do estado se as interrupções múltiplas ocorrerem. Quando running ou suspendidos, os circuitos da emulation podem atolar uma instrução no registo da instrução do processador para fazer com que os recursos do processador sejam lidos ou escritos em nome dos circuitos da emulation. As transações de leitura/gravação são qualificadas por uma contagem prevista do frame manter a correspondência entre o software do anfitrião do teste e eventos múltiplos de debug/interrupt. Uma incorporação de um núcleo do processador é contanto que é um processador programável do sinal digital (DSP) com comprimento de instrução variável, densidade elevada oferecendo do código e programação fácil. A arquitetura e o jogo de instrução optimized para o consumo de potência baixo e a execução da eficiência elevada de algoritmos de DSP, como para telefones wireless, as.well.as tarefas puras do controle.