The present invention discloses a method and system for testing imbedded logic arrays. An imbedded logic array is first tested for read/write functionality and then a test sequence is run to test the imbedded logic function. The method of the present invention writes a first data pattern to all addresses in an imbedded logic array. Next a second data pattern is written to a specific address followed by a read selecting all addresses concurrently. The output of the imbedded logic array, during this test, is the logic combination of the first data pattern and the second data pattern at the address where the second data pattern was written. By comparing the imbedded logic array output to an expected output the imbedded logic of the array is tested. The present invention anticipates imbedded logic arrays where the expected data output is not a previously written pattern. A programmable expect generator (PEG) is added that generates expected patterns of output for comparison to the actual outputs of an imbedded logic array. In this embodiment of the present invention the same programmable Array Built-In Self Test (PABIST) system used to test the read/write functionality may be used to facilitate testing of the imbedded logic function of an imbedded logic array.

De onderhavige uitvinding onthult een methode en een systeem om ingebedde logicaseries te testen. Een ingebedde logicaserie wordt eerst getest voor lees-schrijffunctionaliteit en dan wordt een testsequentie in werking gesteld om de ingebedde logicafunctie te testen. De methode van de onderhavige uitvinding schrijft een eerste gegevenspatroon aan alle adressen in een ingebedde logicaserie. Daarna wordt een tweede gegevenspatroon aan een specifiek adres geschreven dat door gelezen gelijktijdig het selecteren van alle adressen wordt gevolgd. De output van de ingebedde logicaserie, tijdens deze test, is de logicacombinatie van het eerste gegevenspatroon en het tweede gegevenspatroon op het adres waar het tweede gegevenspatroon werd geschreven. Door de ingebedde output van de logicaserie bij een verwachte output te vergelijken wordt de ingebedde logica van de serie getest. De onderhavige uitvinding voorziet ingebedde logicaseries waar de verwachte gegevensoutput geen eerder geschreven patroon is. Programmeerbaar denkt de generator (PIN) wordt toegevoegd die verwachte patronen van output voor vergelijking aan de daadwerkelijke output van een ingebedde logicaserie produceert. In deze belichaming van de onderhavige uitvinding kan het zelfde programmeerbare systeem Zelf van de Test van de Serie Ingebouwde (PABIST) dat wordt gebruikt om de lees-schrijffunctionaliteit te testen worden gebruikt om het testen van de ingebedde logicafunctie van een ingebedde logicaserie te vergemakkelijken.