A processor employs an instruction queue and a dependency vector generation unit. The dependency vector generation unit generates a dependency vector for each instruction operation. Particularly, a dependency vector corresponding to a first instruction operation may be indicative of an ordering dependency between the first instruction operation and a prior instruction operation even if the first instruction operation does not have an operand dependency on the prior instruction operation. The instruction queue inhibits dependencies until each dependency within the dependency vector is satisfied.

Обработчик использует косу инструкции и блок поколения вектора зависимости. Блок поколения вектора зависимости производит вектор зависимости для каждой деятельности инструкции. Определенно, вектор зависимости соответствуя к первой деятельности инструкции может быть признаков приказывая зависимости между первой деятельностью инструкции и прежней деятельностью инструкции even if первая деятельность инструкции не имеет зависимость операнда на прежней деятельности инструкции. Коса инструкции блокирует зависимости до тех пор пока не удовлетворить каждая зависимость в пределах вектора зависимости.

 
Web www.patentalert.com

< Multifunction peripheral to host communications

< High speed peripheral interconnect apparatus, method and system

> System and method for optimizing a device driver by incorporating debugging and tracing

> Method for automatic information transmission in an IP network

~ 00068