A method and system for characterizing and validating the timing of LVS circuits. In particular, based upon an input of a topological description of an LVS circuit (e.g., a netlist) and other circuit parameters such as a clock specification or any mutex or logical correlations between inputs and ignored devices, an output of all paths and arcs from primary inputs to sense amplifier inputs is generated. A complete set of valid input vectors required to exercise all paths is generated. These vectors may then be exhaustively simulated to provide input waveforms to all sense amplifiers.

Un metodo e un sistema per caratterizzare e la convalidazione della sincronizzazione di LVS gira intorno a. In particolare, basato su un input di una descrizione topologica di un circuito di LVS (per esempio, un netlist) e di altri parametri del circuito quali una specifica dell'orologio o tutte le correlazioni logiche o del mutex fra gli input ed i dispositivi ignorati, un'uscita di tutti i percorsi e gli archi dagli input primari per percepire gli input dell'amplificatore è generato. Un insieme completo dei vettori validi dell'input richiesti esercitare tutti i percorsi è generato. Questi vettori possono allora essere simulati esaurientemente per fornire le forme d'onda dell'input a tutti gli amplificatori di senso.