A method for making a ULSI MOSFET includes depositing a high-k gate insulator on a silicon substrate and then depositing a field oxide layer over the gate insulator. The field oxide layer is masked with photoresist and the photoresist patterned to establish first gate windows, and the oxide below the windows is then etched away to establish first gate voids in the oxide. The first gate voids are filled with a first metallic gate electrode material that is suitable for establishing a gate electrode of, e.g., an N-channel MOSFET. Second gate voids are similarly made in the oxide and filled with a second gate electrode material that is suitable for establishing a gate electrode of, e.g., an P-channel MOSFET or another N-channel MOSFET having a different threshold voltage than the first MOSFET. With this structure, plural threshold design voltages are supported in a single ULSI chip that uses high-k gate insulator technology.

Eine Methode für das Bilden eines ULSI MOSFET schließt das Niederlegen einer hohen-k Gatterisolierung auf einem Silikonsubstrat und eine auffangenoxidschicht über der Gatterisolierung dann niederlegen mit ein. Die auffangenoxidschicht wird mit Photoresist und dem Photoresist, der patterned ist, um erste Gatterfenster herzustellen verdeckt, und das Oxid unter den Fenstern wird dann weg geätzt, um erste Gatterlücken im Oxid herzustellen. Die ersten Gatterlücken werden mit einem ersten metallischen Gate-Elektrode Material gefüllt, deren für das Herstellen Gate-Elektrode z.B. ein N-Führung MOSFET verwendbar ist. Zweite Gatterlücken werden ähnlich im Oxid gebildet und gefüllt mit einem zweiten Gate-Elektrode Material, deren für das Herstellen Gate-Elektrode z.B. ein P-Führung MOSFET oder ein anderer N-Führung MOSFET, der eine andere Schwelle Spannung als der erste MOSFET hat verwendbar ist. Mit dieser Struktur werden plural Schwelle Designspannungen in einen einzelnen ULSI Span gestützt, der hohe-k Gatterisolierung Technologie verwendet.