The specification describes an IC test apparatus having a test bed with sockets adapted to engage arrays of I/O solder balls/bumps on the IC chip. In one embodiment the sockets are provided with through holes to interconnect the solder bumps to the next board level with minimum electrical path length thereby reducing parasitic capacitive coupling. In another embodiment the sockets in the test bed are formed by intersecting V-grooves. If pairs of intersecting V-grooves are used, pyramid shaped features are produced at the bottom of each socket. Both the sharp edges formed by the intersecting V-grooves and the pyramid provide contact enhancement between the solder bumps and the test bed. The test bed can be made as a universal blank for a given solder bump pitch. The desired test circuit is formed at the next board level.

Die Spezifikation beschreibt einen IS-Testapparat, der eine Testumgebung mit den Einfaßungen hat, die angepaßt werden, um sich Reihen des I/O Lötmittels balls/bumps auf dem IS-Span zu engagieren. In einer Verkörperung werden die Einfaßungen mit durchgehenden Bohrungen versehen, um die Lötmittelstösse zum folgenden Brettniveau mit der minimalen elektrischen Weglänge zusammenzuschalten, die dadurch parasitsche kapazitive Kopplung verringert. In einer anderen Verkörperung werden die Einfaßungen in der Testumgebung gebildet, indem man V-Nuten schneidet. Wenn Paare der schneidenen V-Nuten benutzt werden, werden Pyramide geformte Eigenschaften an der Unterseite jeder Einfaßung produziert. Beide scharfen Ränder bildeten sich durch die schneidenen V-Nuten und die Pyramide liefern Kontaktverbesserung zwischen den Lötmittelstössen und der Testumgebung. Die Testumgebung kann als Universalfreier Raum für einen gegebenen Lötmittelstoßtaktabstand gebildet werden. Der gewünschte Teststromkreis wird auf dem folgenden Brettniveau gebildet.