A common hardware page walker includes an arbitration logic block that controls data bus access between the arbitration logic block and multiple translation lookaside buffers (TLBs), such as an instruction TLB and a data TLB. The arbitration logic block simplifies the complexity within the hardware page walker and makes multiple-state data transfer possible. Each unit (i.e., the hardware page walker and a data TLB and an instruction TLB) has a unidirectional bus that it always drives, and the arbitration logic block informs the hardware page walker which of the busses is active during any given cycle. Thus, the hardware page walker can receive only one command per cycle, and needs no extra logic to handle multiple bus access requests.

Een gemeenschappelijke leurder van de hardwarepagina omvat een blok van de arbitragelogica dat de toegang van de gegevensbus tussen het blok van de arbitragelogica en de veelvoudige vertaallookasidebuffers (TLBs), zoals een instructie TLB en een gegeven TLB controleert. Het blok van de arbitragelogica vereenvoudigt de ingewikkeldheid binnen de leurder van de hardwarepagina en maakt de overdracht van veelvoudig-staatsgegevens mogelijk. Elke eenheid (d.w.z., de leurder van de hardwarepagina en een gegeven TLB en een instructie TLB) heeft een eenrichtingsbus die het altijd drijft, en het blok van de arbitragelogica informeert de leurder van de hardwarepagina wat van de bussen tijdens om het even welke bepaalde cyclus actief is. Aldus, kan de leurder van de hardwarepagina slechts één bevel per cyclus ontvangen, en heeft geen extra logica nodig om de veelvoudige verzoeken van de bustoegang te behandelen.