A low-cost, novel electrically erasable programmable read only memory cell array. The EEPROM memory cell array includes a well of P- type conductivity. A first well of N-type conductivity resides within the well of P- type conductivity. A second well of N-type conductivity residing within the well of P- type conductivity spaced apart from the first well of N-type conductivity. A plurality of wells of P+ type conductivity reside within the second well of N-type conductivity. A plurality of contacts coupling a plurality of bit lines to the plurality of wells of P+ type conductivity. A third well of N-type conductivity resides within the well of P- type conductivity and is spaced apart from the first well of N-type conductivity and the second well of N-type conductivity. A single polysilicon layer disposed over the first well, the second well, and the third well. This single polysilicon layer defines floating gates for a plurality of electrically erasable programmable read only memory cells of the array.

Un peu coûteux, de roman rangée effaçable de cellules seulement de mémoire lue programmable électriquement. La rangée de cellules de mémoire d'EEPROM inclut bien du type conductivité de p. Un premier bien du N-type conductivité réside dans bien du type conductivité de p. Une seconde bien de N-type conductivité résidant dans bien du type conductivité de p espacée indépendamment de la première bien du N-type conductivité. Une pluralité de puits de type conductivité de P+ résident dans la seconde bien du N-type conductivité. Une pluralité de contacts couplant une pluralité de peu raye à la pluralité de puits de type conductivité de P+. Un tiers bien de N-type conductivité réside dans bien du type conductivité de p et est espacé indépendamment du premier bien du N-type conductivité et la seconde bien du N-type conductivité. Une seule couche de polysilicon a bien disposé l'excédent la première, la seconde bien, et le tiers bien. Cette seule couche de polysilicon définit les portes flottantes pour une pluralité de cellules seulement de mémoire lue programmable électriquement effaçables de la rangée.

 
Web www.patentalert.com

< System and method of clamping a charger input when no charger is detected

< Creating a PC board (PCB) layout for a circuit in which the components of the circuit are placed in the determined PCB landing areas

> Electrostatic discharge (ESD) protection circuit

> Pixel cell for silicon LC light valve having enhanced storage capacitance

~ 00070