Logic emulation according to the present invention is aimed at an object to provide a logic dividing and module wiring system for operating logic related to external interface signals and interface signals among circuits obtained as a result of division or a logic circuit at a high speed. In a logic emulation system, information on assignments of external interface signals of logic to connector pins is read in during division of the logic. Logic related to an external interface signal assigned to a connector pin is assigned to a field programmable gate array directly connected to the connector pin. In addition, delays are checked after the division of a logic circuit in order to determine the level of delay criticality of each interface signal between field programmable gate arrays. Wiring of a module is then carried out in accordance with the levels of criticality.

Την άμιλλα λογικής σύμφωνα με την παρούσα εφεύρεση στοχεύουν σε ένα αντικείμενο να παρέχει ένα σύστημα διαίρεσης λογικής και καλωδίωσης ενότητας για τη λειτουργούσα λογική σχετική με τα εξωτερικά σήματα διεπαφών και τα σήματα διεπαφών μεταξύ των κυκλωμάτων που λαμβάνονται ως αποτέλεσμα του τμήματος ή ένα κύκλωμα λογικής με μια υψηλή ταχύτητα. Σε ένα σύστημα άμιλλας λογικής, οι πληροφορίες για τις αναθέσεις των εξωτερικών σημάτων διεπαφών της λογικής στις καρφίτσες συνδετήρων διαβάζονται μέσα κατά τη διάρκεια του τμήματος της λογικής. Η λογική σχετική με ένα εξωτερικό σήμα διεπαφών που ορίζεται σε μια καρφίτσα συνδετήρων ορίζεται σε μια προγραμματίσημη σειρά πυλών τομέων που συνδέεται άμεσα με την καρφίτσα συνδετήρων. Επιπλέον, οι καθυστερήσεις ελέγχονται μετά από το τμήμα ενός κυκλώματος λογικής προκειμένου να καθοριστεί το επίπεδο κριτικής διάθεσης καθυστέρησης κάθε σήματος διεπαφών μεταξύ των προγραμματίσημων σειρών πυλών τομέων. Η καλωδίωση μιας ενότητας πραγματοποιείται έπειτα σύμφωνα με τα επίπεδα κριτικής διάθεσης.