A ferroelectric-type nonvolatile semiconductor memory comprising (A) a bit line, (B) a transistor for selection, (C) memory units in the number of N, each memory unit including memory cells in the number of M wherein N.gtoreq.2 and M.gtoreq.2, and (D) plate lines in the number of M.times.N, in which the memory units in the number of N are stacked through an insulating interlayer, each memory cell includes a first electrode, a ferroelectric layer and a second electrode, the first electrodes are in common in each memory unit, and the common first electrode is connected to the bit line through the transistor for selection, and the second electrode of the m-th memory cell in the n-th memory unit is connected to the [(n-1)M+m]-th plate line wherein m=1, 2 . . . M and n=1, 2 . . . N.

Память полупроводника ферроелечтрич-tipa слаболетучая состоя из (A) линии бита, (B) транзистор для выбора, (C) блоки памяти в номере н, каждом блоке памяти включая ячейкы памяти в номере м при котором N.gtoreq.2 и M.gtoreq.2, и (D) плита выравниваются в числе M.times.N, в котором блоки памяти в номере н штабелированы через изолируя прослоек, каждый ячейкы памяти вклюает первый электрод, ferroelectric слой и второй электрод, первые электроды находятся в общем в каждом блоке памяти, и общий первый электрод соединен к линии бита через транзистор для выбора, и второму электроду м-m-th ячейкы памяти в n-th блоке памяти подключен к [ (линия плиты n-1)M+m]-th при котором m=1, 2. . . М и n=1, 2. . . Н.