A method and apparatus for connecting between a serial fibre channel link and a global memory provide a bidirectional high throughput path for enabling reliable communications and translation from the fibre channel format to the format required by the global memory. The apparatus includes, in series from the fibre channel link, a bidirectional physical interface, a bidirectional conversion circuitry for converting between an electrical protocol from the fibre channel and a high speed conventional protocol such as a PCI bus, a bidirectional lower machine controlled by a central processing unit and able to add block protection words to the passing data stream, and for separating the data stream into one of a plurality of pipes as directed by the CPU, an error detection and correction circuitry for adding yet additional error correcting data to the data stream as it written in the global memory and for detecting and correcting, if possible, any errors in data being retrieved from global memory. The apparatus further includes dual port random access memories for buffering between the error detection and correction circuitry and the global memory. A secondary port interface is provided, connected to the CPU bus, for providing information to configure at least conversion circuitry.

Un metodo e un apparecchio per il collegamento fra un collegamento di serie della scanalatura della fibra e una memoria globale forniscono un alto percorso bidirezionale di rendimento per permettere le comunicazioni e la traduzione certe dalla disposizione della scanalatura della fibra alla disposizione richiesta dalla memoria globale. L'apparecchio include, in serie dal collegamento della scanalatura della fibra, un'interfaccia fisica bidirezionale, i circuiti bidirezionali di conversione per convertirsi fra un protocollo elettrico dalla scanalatura della fibra e un protocollo convenzionale ad alta velocità quale un bus del PCI, una macchina più bassa bidirezionale controllata da un'unità centrale di elaboratore ed in grado di aggiungere le parole di protezione del blocco al flusso di dati passante e per la separazione del flusso di dati in uno di una pluralità di tubi come diretta dal CPU, da una rilevazione di errori e dai circuiti di correzione per la aggiunta tuttavia l'errore supplementare che corregge i dati al flusso di dati come esso scritto nella memoria globale e per di rilevazione e correggenti, se possibili, qualsiasi errori nei dati che sono richiamati dalla memoria globale. L'apparecchio ulteriore include le memorie di accesso casuale dell'orificio doppio per attenuare fra i circuiti di rilevazione e di correzione di errore e la memoria globale. Un'interfaccia port secondaria è fornita, collegato al bus del CPU, per fornire le informazioni per configurare almeno i circuiti di conversione.