A processor supports a processing mode in which the default address size is greater than 32 bits and the default operand size is 32 bits. The default address size may be nominally indicated as 64 bits, although various embodiments of the processor may implement any address size which exceeds 32 bits, up to and including 64 bits, in the processing mode. The processing mode may be established by placing an enable indication in a control register into an enabled state and by setting a first operating mode indication and a second operating mode indication in a segment descriptor to predefined states. Additionally, an instruction prefix may be coded into an instruction to override the default address and/or operand size. Thus, an address size of 32 bits may be used when desired, and an operand size of 64 bits may be used when desired.

Um processador suporta uma modalidade processando em que o tamanho do endereço do defeito é mais grande de 32 bocados e o tamanho do operando do defeito é 32 bocados. O tamanho do endereço do defeito pode nominal ser indicado como 64 bocados, embora as várias incorporações do processador possam executar todo o tamanho do endereço que exceder 32 bocados, até e incluindo 64 bocados, na modalidade processando. A modalidade processando pode ser estabelecida colocando uma indicação permitir em um registo de controle em um estado permitido e ajustando uma primeira indicação da modalidade operando-se e uma segunda indicação da modalidade operando-se em um descriptor do segmento aos estados predefinidos. Adicionalmente, um prefixo da instrução pode ser codificado em uma instrução para cancelar o tamanho do endereço e/ou do operando do defeito. Assim, um tamanho do endereço de 32 bocados pode ser usado quando desejado, e um tamanho do operando de 64 bocados pode ser usado quando desejado.

 
Web www.patentalert.com

< System for personalized settings

< Training line predictor for branch targets

> Scheduler which discovers non-speculative nature of an instruction after issuing and reissues the instruction

> Shared FP and SIMD 3D multiplier

~ 00073