An embodiment of the present invention is a method for logic synthesis that reduces use of computer memory and reduces computer runtime. In particular, an embodiment of the present invention is a method for logic synthesis which includes the steps of: (a) analyzing an HDL model to develop a parse tree and (b) elaborating the parse tree to create a word-oriented netlist.

Воплощением присытствыющего вымысла будет метод для синтеза логики уменьшает пользу компьютерной памяти и уменьшает продолжительность времени компьютера. В частности, воплощением присытствыющего вымысла будет метод для синтеза логики которого вклюает шаги: (a) анализирующ модель HDL для того чтобы начать вал parse и (b) тщательно разработающ вал parse для того чтобы создать word-oriented netlist.