A boundary scan cell design which places the multiplexor before the functional flip-flip on the functional line path, reducing the multiplexor delay in the critical path. This optimizes the multiplexor and functional flip-flop orientation, allowing for a significant reduction in the time required from output of the functional flip-flop to a pin or to the interior of the CPU (the clock to q delay). In order to ensure that boundary scan mode functions properly, the functional flip-flop may be designed to act as a buffer, i.e. become transparent, when the boundary scan cell is in boundary scan mode.

Ένα σχέδιο κυττάρων ανίχνευσης ορίου που τοποθετεί το multiplexor πριν από το λειτουργικό κτύπημα-κτύπημα στη λειτουργική πορεία γραμμών, που μειώνει την καθυστέρηση multiplexor στην κρίσιμη πορεία. Αυτό βελτιστοποιεί το multiplexor και το λειτουργικό flip-flop προσανατολισμό, που επιτρέπουν μια σημαντική μείωση του χρόνου που απαιτείται από την παραγωγή λειτουργικό flip-flop σε μια καρφίτσα ή στο εσωτερικό της ΚΜΕ (το ρολόι στην καθυστέρηση του q). Προκειμένου να εξασφαλιστεί ότι ο τρόπος ανίχνευσης ορίου λειτουργεί κατάλληλα, λειτουργικό flip-flop μπορεί να έχει ως σκοπό να ενεργήσει όπως ένας απομονωτής, δηλ. γίνεται διαφανές, όταν είναι το κύτταρο ανίχνευσης ορίου στον τρόπο ανίχνευσης ορίου.

 
Web www.patentalert.com

< Reed-solomon decoder

< Method and apparatus implementing error injection for PCI bridges

> Coverage-based test generation for microprocessor verification

> Reusable configuration tool

~ 00074