A channel compensator for estimating and for compensating a phase change
and a residual frequency offset of a despreaded signal, prior to
synchronous demodulation in a DS-CDMA receiver. In the channel
compensator, a first integrator accumulates input signals sampled at a
given chip rate for a predetermined period and multiplies the accumulated
value by a given gain. A shift register having a plurality of registers
shifts the data output from the first integrator. A second integrator
integrates the data generated at once from the respective registers of the
shift register. A delay means delays the input signal for a predetermined
time, and a multiplier multiplies the delayed input signal by an output of
the second integrator in order to generate the compensated signal. The
delay device delays the input signal by a time required for the input
signal to reach a central register of the shift register through the first
integrator. The second integrator includes a summer means for summing the
values of the respective registers of the shift register at an update
period of the first integrator, and a multiplier for multiplying a value
output from the summer means by a reciprocal number of the number of the
registers to reduce the dispersion of an estimation value due to noises,
and for adjusting a bit value for detected information.
Un compensador del canal para estimar y para compensar un cambio de la fase y una compensación residual de la frecuencia de a despreaded la señal, antes de la desmodulación síncrona en un receptor de DS-CDMA. En el compensador del canal, un primer integrador acumula las señales de entrada muestreadas en una tarifa dada de la viruta por un período predeterminado y multiplica el valor acumulado por un aumento dado. Un registro de cambio que tiene una pluralidad de registros cambia de puesto la salida de datos del primer integrador. Un segundo integrador integra los datos generados inmediatamente de los registros respectivos del registro de cambio. Retrasa medios retrasa la señal de entrada por un tiempo predeterminado, y un multiplicador multiplica la señal de entrada retrasada por una salida del segundo integrador para generar la señal compensada. Retrasa el dispositivo retrasa la señal de entrada por una época requerida para la señal de entrada de alcanzar un registro central del registro de cambio a través del primer integrador. El segundo integrador incluye medios de un verano para sumar los valores de los registros respectivos del registro de cambio en un período de la actualización del primer integrador, y un multiplicador para multiplicar una salida del valor de los medios del verano por un número recíproco del número de los registros de reducir la dispersión de un valor de la valoración debido a los ruidos, y para ajustar un valor del pedacito según la información detectada.
