To downsize the circuit scale of a CPU in a microcomputer capable of executing multiple interrupt, an interrupt controller includes an interrupt mask level register. The CPU temporarily transfers or stacks processing data into a RAM. The processing data include a PSR (i.e., system register) value and a PC (i.e., program counter) value of the interrupt processing presently running in CPU. At the same time, the CPU sends a stack signal "STK" to the interrupt controller. In response to the stack signal "STK", the interrupt controller temporarily transfers the interrupt mask level stored in the register into the RAM. When the CPU restarts the suspended interrupt processing, the CPU reads the PSR value and the PC value from the RAM while the CPU produces a return signal "RTN." In response to the return signal "RTN", the interrupt mask level is returned from the RAM to the register.

Um die Stromkreisskala einer CPU in einem Mikrocomputer zu verkleinern, der zur Durchführung der mehrfachen Unterbrechung fähig ist, schließt eine Unterbrechungssteuerung ein Unterbrechung Schablone Niveauregister ein. Die CPU vorübergehend bringt oder stapelt die Verarbeitung von von Daten zu einem RAM. Die verarbeitendaten schließen einen PSR (d.h., System Register) Wert und einen PC (d.h., Programmkostenzähler) Wert der Unterbrechung ein, die momentan laufen in CPU verarbeitet. Gleichzeitig schickt die CPU ein Stapelsignal "STK" zur Unterbrechungssteuerung. In Erwiderung auf das Stapelsignal "STK", bringt die Unterbrechungssteuerung vorübergehend das Unterbrechung Schablone Niveau, das im Register in das RAM gespeichert wird. Wenn die CPU die verschobene verarbeitende Unterbrechung wiederbeginnt, liest die CPU den PSR Wert und den PC Wert vom RAM, während die CPU produziert ein Rückholsignal "ATR." In Erwiderung auf das Rückholsignal "ATR", wird das Unterbrechung Schablone Niveau vom RAM zum Register zurückgebracht.