A set-associative cache memory having asymmetric latency among sets is disclosed. The cache memory has multiple congruence classes of cache lines. Each congruence class includes a number of sets organized in a set-associative manner. The cache memory further includes a means for accessing at least one of the sets faster than the remaining sets having an identical access latency.

Un'antememoria regol-associativa che ha stato latente asimmetrico fra gli insiemi è rilevata. L'antememoria ha codici categoria multipli di congruenza delle linee del nascondiglio. Ogni codice categoria di congruenza include un certo numero di insiemi organizzati in un modo regol-associativo. L'antememoria ulteriore include i mezzi per l'accesso almeno a dell'uno degli insiemi velocemente degli insiemi restanti che hanno uno stato latente identico di accesso.