This invention relates to a device for organizing access to a bus connecting a memory to at least two entities asynchronous binary signals representing requests for access to the bus. The device supplies binary signals to authorize the access to an entity based on a priority determination between the different requests and includes a priority decoder in wired logic associated with an input register. A loading of the state of the access request signals happens, if an access request is present while a read or write cycle of the memory is executed, upon the arrival of a pulse on a signal issued by a memory controller associated with the memory and indicative of the end of a memory cycle.

Esta invención se relaciona con un dispositivo para organizar el acceso a un autobús que conecta una memoria con por lo menos dos señales binarias asincrónicas de las entidades que representan los pedidos el acceso al autobús. El dispositivo provee señales binarias de autorizar el acceso a una entidad basada en una determinación de la prioridad entre las diversas peticiones e incluye un decodificador de la prioridad en la lógica atada con alambre asociada a un registro de la entrada. Un cargamento del estado de las señales de petición del acceso sucede, si una petición del acceso es presente mientras que haber leído o escribe el ciclo de la memoria se ejecuta, sobre la llegada de un pulso en una señal publicada por un regulador de la memoria asociado a la memoria y al indicative del extremo de un ciclo de la memoria.