A chained memory IC in which a dual voltage scheme is used for operating the wordlines is described. During standby mode, the wordlines are maintained at a first logic 1 voltage level. To prepare for a memory access, the non-selected wordlines are driven to a boosted voltage while the selected wordline is driven to ground. The first logic 1 voltage level is less than the boosted voltage. This reduces the stress on the gate oxide of the transistors, thus improving reliability of the memory IC.

Un IC concatenato di memoria in cui uno schema doppio di tensione è usato per il funzionamento dei wordlines è descritto. Durante il modo standby, i wordlines sono effettuati ad una prima logica 1 livello di tensione. Per prepararsi per un accesso di memoria, i wordlines non-selezionati sono guidati ad una tensione amplificata mentre il wordline selezionato è guidato a terra. La prima logica 1 livello di tensione è di meno che la tensione amplificata. Ciò riduce lo sforzo sull'ossido del cancello dei transistori, così migliorando l'affidabilità del IC di memoria.