A method for generating technology data files for use by at least one chip and circuit analysis tools begins by accepting a user analysis request for a specific chip and circuit analyses. The design automation tool required for the requested analysis is then selected. A standard, generic technology data file(TDF) is converted to a custom TDF specified for a given design analysis tool from a set of TDF formatting rules for the given design analysis tool. The chip coordinate references, process parameters and line segment layout data to be tested are extracted from a physical design data layout file. The line segment layout data of a standard wafer test site for the foundry/process selected is extracted from a circuit simulation model of the desired foundry/process. The design automation tool is executed using the foundry/process and line segment layout data as requested in the user analysis request. An analysis specified by said user analysis request with the selected design automation tool is executed using the foundry/process and line segment layout data of the standard wafer test site. The results of the analysis using the foundry/process and line segment layout data of the standard wafer test site are compared with the actual data describing the test site function. Reports are issued describing the success of the analysis.

Метод для производить архивы данных технологии for use by по крайней мере один обломок и инструменты анализа цепи начинает путем признавать запрос анализа потребителя для специфически обломока и анализов цепи. Инструмент автоматизации конструкции необходим для спрошенного анализа после этого выбран. Стандартное, родовое file(TDF) данным по технологии преобразовано к таможне TDF определенное для, котор дали инструмента проверка конструкции от комплекта правил форматизации TDF для, котор дали инструмента проверка конструкции. Справки координаты обломока, отростчатые параметры и данные по плана отрезока линии, котор нужно испытать извлечены от физического архива плана проектныа данные. Данные по плана отрезока линии стандартного места испытания вафли для выбранного foundry/process извлечены от симуляционной модели цепи заданного foundry/process. Исполнен инструмент автоматизации конструкции использующ данные по плана foundry/process и отрезока линии как спрошено в запросе анализа потребителя. Исполнен анализ определенный сказанным запросом анализа потребителя с выбранным инструментом автоматизации конструкции использующ foundry/process и данные по плана отрезока линии стандартного места испытания вафли. Результаты анализа использующ foundry/process и данных по плана отрезока линии стандартного места испытания вафли сравнены при фактические данные описывая функцию места испытания. Выданы рапорты описывая успех анализа.

 
Web www.patentalert.com

< High availability computing system

< Method and apparatus for invalidating data in a cache

> Power-saving mode release error detection and recovery logic circuit for microcontroller devices

> Block-based communication in a communication services patterns environment

~ 00077