A memory controller controls a buffer which stores the most recently used addresses and associated data, but the data stored in the buffer is only a portion of a row of data (termed row head data) stored in main memory. In a memory access initiated by the CPU, both the buffer and main memory are accessed simultaneously. If the buffer contains the address requested, the buffer immediately begins to provide the associated row head data in a burst to the cache memory. Meanwhile, the same row address is activated in the main memory bank corresponding to the requested address found in the buffer. After the buffer provides the row head data, the remainder of the burst of requested data is provided by the main memory to the CPU.

Un contrôleur de mémoire commande un amortisseur qui stocke les adresses le plus récemment utilisées et les données associées, mais les données stockées dans l'amortisseur sont seulement une partie d'une rangée des données (nommées des données de tête de rangée) stockées dans la mémoire centrale. Dans un accès mémoire lancé par l'unité centrale de traitement, l'amortisseur et la mémoire centrale sont consultés simultanément. Si l'amortisseur contient l'adresse demandée, l'amortisseur commence immédiatement à fournir les données associées de tête de rangée dans un éclat à l'antémémoire. En attendant, la même adresse de rangée est activée à la banque de mémoire centrale correspondant à l'adresse demandée trouvée dans l'amortisseur. Après que l'amortisseur fournisse les données de tête de rangée, le reste de l'éclat des données demandées est fourni par la mémoire centrale à l'unité centrale de traitement.