A system and method is disclosed to increase computer memory system performance by reducing lost clock cycles caused by bus turnarounds. The computer system contains one or more processors each including a memory controller containing a page table, the page table organized into a plurality of rows with each row able to store an address of an open memory page. The memory controller also contains a precharge queue, a Row-address-select ("RAS") queue, a Column-address-select ("CAS") Read queue, and a CAS Write queue. The CAS Read queue and CAS Write queue outputs are connected to a 2-to-1 multiplexer. The 2-to-1 multiplexer streams groups of read requests and groups of write requests to main memory resulting in fewer lost clock cycles caused by bus turnarounds. The memory controller places system memory read requests into the CAS Read queue and system memory write requests into the CAS Write queue.

Ein System und eine Methode wird freigegeben, um Computerspeicher-System Leistung zu erhöhen, indem man die verlorenen Taktgeberzyklen verringert, die durch Busrückläufe verursacht werden. Das Computersystem enthält einen oder mehr Prozessoren jeden einschließlich einen Gedächtnissteuerpult, der eine Seitentabelle, die Seitentabelle enthält, die in eine Mehrzahl von Reihen mit jeder Reihe organisiert wird, die fähig ist, eine Adresse einer geöffneten Gedächtnisseite zu speichern. Der Gedächtnissteuerpult enthält auch eine Vor-Aufladung Warteschlange, Reihe-adressieren-wählen Sie ("RAS") die Warteschlange vor, Spalte-adressieren-wählen Sie ("CAS") gelesene Warteschlange vor, und ein CAS schreiben Warteschlange. Die CAS gelesene Warteschlange und die CAS schreiben Warteschlange Ausgänge werden angeschlossen an einen Mehrfachkoppler 2-to-1. Die Stromgruppen des Mehrfachkopplers 2-to-1 der gelesenen Anträge und die Gruppen von schreiben Anträge zum Hauptspeicher resultierend in wenige verlorene Taktgeberzyklen, die durch Busrückläufe verursacht werden. Die gelesenen Anträge des Gedächtnissteuerpultplatz-System Gedächtnisses in die CAS gelesene Warteschlange und in das System Gedächtnis schreiben Anträge in den CAS schreiben Warteschlange.

 
Web www.patentalert.com

< Elmore model enhancement

< Measuring integrated circuit layout efficiency

> EPG with advertising inserts

> JavaBean activation framework-common desktop environment bridge

~ 00077