A subcode processing circuit of an optical disc drive, and a method for processing subcode data are disclosed. The subcode processing circuit includes a shift register circuit for processing a plurality of standard subcode data bytes that are obtained from an optical disc media of the optical disc drive. The processing is configured to pack the plurality of standard subcode data bytes into a plurality of packed subcode data bytes. The plurality of packed subcode data bytes is configured to be less than the plurality of standard subcode data bytes. In one example, the shift register circuit is configured to include a plurality of shift registers and a multiplexer to assist in the processing. The subcode processing circuit is further configured to perform error correction for each byte of the plurality of packed subcode data bytes.

Ein Subcode, der Stromkreis eines optische Scheibe Antriebs verarbeiten, und eine Methode für die Verarbeitung von von Subcodedaten werden freigegeben. Der Subcode, der Stromkreis verarbeitet, schließt einen Schieberegisterstromkreis für die Verarbeitung einer Mehrzahl der Standardsubcodedatenbytes ein, die eine von den optischen Scheibe Mitteln des optische Scheibe Antriebs erhalten werden. Die Verarbeitung wird zusammengebaut, um die Mehrzahl der Standardsubcodedatenbytes in eine Mehrzahl der verpackten Subcodedatenbytes zu verpacken. Die Mehrzahl der verpackten Subcodedatenbytes wird zusammengebaut, um kleiner als die Mehrzahl der Standardsubcodedatenbytes zu sein. In einem Beispiel wird der Schieberegisterstromkreis zusammengebaut, um eine Mehrzahl der Schieberegister und des Mehrfachkopplers einzuschließen, um in der Verarbeitung zu unterstützen. Der Subcode, der Stromkreis verarbeitet, wird weiter zusammengebaut, um Fehlerkorrektion für jedes Byte der Mehrzahl der verpackten Subcodedatenbytes durchzuführen.

 
Web www.patentalert.com

< Method and apparatus in a data processing system for faster notification of errors in a software build

< Retrieving information from a broadcast signal

> Load sensitivity modeling in a minimal level sensitive timing abstraction model

> Interruption control circuit for use in an apparatus having a microcomputer

~ 00077