A method for debug control in a pipelined data processor where an offset is determined for the program counter (PC) based on the state of the pipeline. The offset is subtracted from the PC value at the end of a debug session. The resultant PC value restarts fetching of a last unsuccessfully completed instruction. If the offset indicates a change to the PC value, the instruction register is adjusted to a nop to allow the pipeline to restart execution after the last successfully completed instruction. In one embodiment, the state of the machine is preserved prior to exception handling.

Een methode voor zuivert controle in een in een pijpleiding vervoerde gegevensbewerker waar een compensatie voor het programma tegen(pc) bepaald wordt dat op de staat van de pijpleiding wordt gebaseerd. De compensatie wordt afgetrokken van de waarde van PC aan het eind van zuivert zitting. De resulterende waarde van PC begint het halen van een laatste niet succesvol voltooide instructie opnieuw. Als de compensatie op een verandering in de waarde van PC wijst, wordt het instructieregister aangepast aan een nop om de pijpleiding toe te staan om uitvoering na de laatste met succes voltooide instructie opnieuw te beginnen. In één belichaming, wordt de staat van de machine bewaard voorafgaand aan uitzondering behandeling.