A distributed system structure for a large-way, symmetric multiprocessor system using a bus-based cache-coherence protocol is provided. The distributed system structure contains an address switch, multiple memory subsystems, and multiple master devices, either processors, I/O agents, or coherent memory adapters, organized into a set of nodes supported by a node controller. The node controller receives commands from a master device, communicates with a master device as another master device or as a slave device, and queues commands received from a master device. The node controller has a deterministic delay between latching a snooped command broadcast by the address switch and presenting the command to the master devices on the node controller's master device buses. Since the achievement of coherency is distributed in time and space, the node controller helps to maintain cache coherency for commands by contributing one or more inputs into a determination of a coherency response for commands based on the types of commands and the phases of commands queued within the node controller. A response combination block logically combines, generates, and then transmits command status signals and command response signals associated with commands issued by master devices. The system is able to achieve the correct order of complete for transactions using these coherency inputs.

Une structure distribuée de système pour une grand-manière, système symétrique de multiprocesseur employant un protocole autobus-basé de cachette-concordance est fournie. La structure distribuée de système contient un commutateur d'adresse, des sous-ensembles multiples de mémoire, et des dispositifs principaux multiples, des processeurs, des agents d'I/O, ou des adapteurs logiques de mémoire, organisés en ensemble de noeuds soutenus par un contrôleur de noeud. Le contrôleur de noeud reçoit des commandes d'un dispositif principal, communique avec un dispositif principal comme un autre dispositif principal ou comme dispositif slave, et aligne des commandes reçues d'un dispositif principal. Le contrôleur de noeud fait retarder un déterministe entre a de verrouillage snooped l'émission de commande par le passage et la présentation d'adresse de la commande aux dispositifs principaux sur les autobus principaux du dispositif du contrôleur de noeud. Puisque l'accomplissement de la concordance est distribué à temps et l'espace, les aides de contrôleur de noeud pour maintenir la concordance de cachette pour des commandes en contribuant une ou plusieurs entrées dans une détermination d'une réponse de concordance pour des commandes basées sur les types des commandes et des phases des commandes se sont alignées dans le contrôleur de noeud. Un bloc de combinaison de réponse logiquement combine, produit, et transmet alors des signaux de statut de commande et des signaux de réponse de commande liés aux commandes publiées par les dispositifs principaux. Le système peut réaliser l'ordre correct de complet pour des transactions en utilisant ces entrées de concordance.