A three-dimensional memory array and method for storing data bits and ECC bits therein is provided. A three-dimensional memory array of the type that includes multiple vertically-stacked layers of memory cells is described. The three-dimensional memory array comprises a plurality of memory cells arranged in a plurality of physically-independent sub-arrays, and data bits and error checking and correcting (ECC) bits of a word are stored in respective ones of the physically-independent sub-arrays. By spatially diffusing data bits and ECC bits from a word, the likelihood of multiple-bit errors within the word is reduced. This is advantageous since most ECC circuitry is capable of correcting only single-bit errors within a given word.

Une rangée et une méthode tridimensionnelles de mémoire pour stocker les bits d'informations et le peu d'ECC là-dedans est fournie. Un choix tridimensionnel de mémoire du type qui inclut des couches vertical-empilées multiples de cellules de mémoire est décrit. La rangée tridimensionnelle de mémoire comporte une pluralité des cellules de mémoire disposées dans une pluralité d'physique-indépendant secondaire-range, et des bits d'informations et la vérification des erreurs et corriger du peu (ECC) d'un mot sont stockés dans le respectif de l'physique-indépendant secondaire-range. En répandant dans l'espace les bits d'informations et le peu d'ECC d'un mot, la probabilité des erreurs de multiple-peu dans le mot est réduite. C'est avantageux puisque la plupart des circuits d'ECC sont capables de corriger seulement des erreurs à bit unique dans un mot donné.