A set of S-machines, a T-machine corresponding to each S-machine, a General Purpose Interconnect Matrix (GPIM), a set of I/O T-machines, a set of I/O devices, and a master time-base unit form a system for scalable, parallel, dynamically reconfigurable computing. Each S-machine is a dynamically reconfigurable computer having a memory, a first local time-base unit, and a Dynamically Reconfigurable Processing Unit (DRPU). The DRPU is implemented using a reprogrammable logic device configured as an Instruction Fetch Unit (IFU), a Data Operate Unit (DOU), and an Address Operate Unit (AOU), each of which are selectively reconfigured during program execution in response to a reconfiguration interrupt or the selection of a reconfiguration directive embedded within a set of program instructions. Each reconfiguration interrupt and each reconfiguration directive references a configuration data set specifying a DRPU hardware organization optimized for the implementation of a particular Instruction Set Architecture (ISA). The IFU directs reconfiguration operations, instruction fetch and decode operations, memory access operations, and issues control signals to the DOU and the AOU to facilitate instruction execution. The DOU performs data computations, and the AOU performs address computations. Each T-machine is a data transfer device having a common interface and control unit, one or more interconnect I/O units, and a second local time-base unit. The GPIM is a scalable interconnect network that facilitates parallel communication between T-machines. The set of T-machines and the GPIM facilitate parallel communication between S-machines. The T-machines also control the transfer of data between S-machines in the network, and provide the addressing operations required. A meta-address is used to provide scalable bit-addressable capability to every S-machine.

Um jogo das S-máquinas, uma T-máquina que correspondem a cada S-máquina, uma matriz do interconnect da finalidade geral (GPIM), um jogo de T-máquinas de I/O, um jogo de dispositivos de I/O, e um formulário mestre da unidade do time-base um sistema para scalable, paralela, computar dinâmicamente reconfigurable. Cada S-máquina é um computador dinâmicamente reconfigurable que tem uma memória, uma primeira unidade local do time-base, e dinâmicamente uma unidade processando de Reconfigurable (DRPU). O DRPU é executado usando um dispositivo de lógica reprogrammable configurarado como uma instrução busca a unidade (IFU), uns dados opera a unidade (DOU), e um endereço opera a unidade (AOU), cada uma de que é reconfigurada seletivamente durante a execução de programa em resposta a uma interrupção do reconfiguration ou a seleção de uma diretriz orientadora do reconfiguration encaixada dentro de um jogo de instruções de programa. Cada interrupção do reconfiguration e cada diretriz orientadora do reconfiguration references uma série de dados de da configuração que especifica uma organização da ferragem de DRPU optimized para a execução de uma arquitetura particular do jogo de instrução (ISA). O IFU dirige operações do reconfiguration, instrução busca e descodifica operações, operações do acesso de memória, e sinais de controle das edições ao DOU e ao AOU facilitar a execução da instrução. O DOU executa computações dos dados, e o AOU executa computações de endereço. Cada T-máquina é um dispositivo de transferência de dados que tem uma relação e uma unidade de controle comum, uma ou mais unidades do interconnect I/O, e uma segunda unidade local do time-base. O GPIM é uma rede scalable do interconnect que facilite uma comunicação paralela entre T-máquinas. O jogo das T-máquinas e os GPIM facilitam uma comunicação paralela entre S-máquinas. As T-máquinas controlam também transferência dos dados entre S-máquinas na rede, e fornecem as operações dirigindo-se requeridas. Meta-dirija-se é usado fornecer a potencialidade bocado-endereçável scalable a cada S-máquina.