A new testing method uses a field programmable gate array to emulate faults, instead of using a separate computer to simulate faults. In one embodiment, a few (e.g., two or three) known good FPGAs are selected. A fault is introduced into the design of a FPGA configuration. The configuration is loaded into the FPGAs. A test vector is applied and the result is evaluated. If the result is different from that of a fault-free configuration, the fault is caught. One application of this method is to evaluate fault coverage. A fault model that can be used in the present invention is disclosed.

Een nieuwe testmethode gebruikt een serie van de gebieds programmeerbare poort om fouten na te streven, in plaats van het gebruiken van een afzonderlijke computer om fouten te simuleren. In één belichaming, worden een paar (b.v., twee of drie) bekende goede FPGAs geselecteerd. Een fout wordt geïntroduceerd in het ontwerp van een configuratie FPGA. De configuratie wordt geladen in FPGAs. Een testvector wordt toegepast en het resultaat wordt geëvalueerd. Als het resultaat van dat van een foutloze configuratie verschillend is, wordt de fout gevangen. Één toepassing van deze methode moet foutendekking evalueren. Een foutenmodel dat in de onderhavige uitvinding kan worden gebruikt wordt onthuld.