A system and method for reading memory elements (e.g., PROMs). The system includes memory elements, a write circuit, and a read circuit. The write circuit is configured to store a charge on one of the memory elements representing a data value. The read circuit is configured to continually detect the charge stored on the memory element and to continually translate the charge into a logic value indicative of the data value when the system is powered on. The read circuit includes a current steering circuit and a detection and translation circuit. The current steering circuit may include a current source coupled to a differential pair, which direct the flow of a current through the memory system based on the stored charge. The detection and translation circuit may include three mirrors, which are configured to detect the current and output the logic value at one of two rails.

Un sistema y un método para leer los elementos de la memoria (e.g., pROMs). El sistema incluye elementos de la memoria, un circuito del escribir, y un circuito leído. El circuito del escribir se configura para almacenar una carga en uno de los elementos de la memoria que representan un valor de los datos. El circuito leído se configura para detectar continuamente la carga almacenada en el elemento de la memoria y para traducir continuamente la carga a un valor de la lógica indicativo del valor de los datos cuando el sistema se acciona encendido. El circuito leído incluye un circuito actual del manejo y un circuito de la detección y de la traducción. El circuito actual del manejo puede incluir una fuente actual juntada a un par diferenciado, que dirigen el flujo de una corriente a través del sistema de la memoria basado en la carga almacenada. El circuito de la detección y de la traducción puede incluir tres espejos, que se configuran para detectar la corriente y para hacer salir el valor de la lógica a la una de dos carriles.

 
Web www.patentalert.com

< Electrostatic discharge (ESD) protection circuit

< Pixel cell for silicon LC light valve having enhanced storage capacitance

> Low-latency circuit for synchronizing data transfers between clock domains derived from a common clock

> High speed linear feedback shift register

~ 00080