A high-level synthesis method comprising the steps of converting an operating description describing one or more operations to a control data flow graph (CDFG) including one or more nodes representing the one or more operations and one or more I/O branches representing a flow of data, scheduling the CDFG obtained by the converting step, and allocating one or more logic circuits required for executing the CDFG obtained by the scheduling step. A portion of the CDFG in the converting step is subjected to logical synthesis in advance to generate a node, and the portion of the CDFG is replaced with that node.

Un metodo ad alto livello di sintesi che contiene i punti convertire una descrizione di funzionamento che descrive uno o più funzionamenti in dati di controllo fluisce grafico (CDFG) compresi uno o più nodi che rappresentano gli uno o più funzionamenti ed uno o più rami di I/O che rappresentano un flusso dei dati, programmanti il CDFG ottenuto dal punto convertentesi ed assegnanti uno o più circuiti logici richiesti per l'esecuzione del CDFG ottenuto dal punto di programmazione. Una parte del CDFG al punto convertentesi è sottoposta in anticipo alla sintesi logica per generare un nodo e la parte del CDFG è sostituita con quel nodo.

 
Web www.patentalert.com

< Composable roles

< Reading a FIFO in dual clock domains

> Method and apparatus for accelerating instruction fetching for a processor

> Method for exchanging digital data between electronic cards and corresponding connection system

~ 00080