A clock generator includes a frequency divider for outputting a divided clock signal by dividing an input clock signal in accordance with a dividing ratio control signal; and a phase adjusting circuit for adjusting a phase of an internal clock signal with that of an external clock signal. The frequency divider further includes a dividing ratio control signal inhibiting circuit for disabling the dividing ratio control signal as long as a lock signal supplied from the phase adjusting circuit is active. The frequency divider generates a particular clock signal as long as the dividing ratio control signal is disabled, and changes the frequency of the divided clock signal by enabling the dividing ratio control signal in synchronism with the particular clock signal when the lock signal is made inactive. The period of the particular clock signal is preferably set at a value greater than a phase adjustable range of the internal clock signal by the phase adjusting circuit, and particularly at a value equal to the longest period of the divided clock signals generated by the frequency divider. This makes it possible to prevent frequency shift involved in frequency switching in a conventional clock generator, and to save power.

Un generatore di orologio include un divisore di frequenza per la produzione del segnale diviso dell'orologio dividendo un segnale dell'orologio dell'input in conformità con un segnale di controllo di divisione di rapporto; e una fase che registra circuito per ottenere la registrazione della fase di un segnale interno dell'orologio con quello di un segnale esterno dell'orologio. Il divisore di frequenza ulteriore include un circuito d'inibizione di divisione del segnale di controllo di rapporto per inabilitare il segnale di controllo di divisione di rapporto finchè un segnale della serratura fornito dalla fase che registra il circuito è attivo. Il divisore di frequenza genera finchè un segnale particolare dell'orologio il segnale di controllo di divisione di rapporto è disabled e cambia la frequenza del segnale diviso dell'orologio permettendo il segnale di controllo di divisione di rapporto nel sincronismo con il segnale particolare dell'orologio quando il segnale della serratura è reso inattivo. Il periodo del segnale particolare dell'orologio è regolato preferibilmente ad un valore più grande di una gamma registrabile di fase del segnale interno dell'orologio entro la fase che registra il circuito e specialmente ad un valore uguale al periodo più lungo dei segnali divisi dell'orologio generati dal divisore di frequenza. Ciò permette di impedire lo spostamento di frequenza addetto alla commutazione di frequenza in un generatore di orologio convenzionale e di conservare l'alimentazione.