Dynamic translation of indirect branch instructions of a target application by a host processor is enhanced by including a cache to provide access to the addresses of the most frequently used translations of a host computer, minimizing the need to access the translation buffer. Each entry in the cache includes a host instruction address, a logical address of the instruction of the target application, the physical address of that instruction, the code segment limit to the instruction, and the context value of the host processor associated with that instruction, the last four named components constituting tags to the host instruction address, and a valid-invalid bit. In a basic embodiment, the cache is a software cache apportioned by software from the main processor memory chips.

Динамический перевод косвенно команды перехода применения цели обработчиком хозяина увеличен путем вклюать тайник для того чтобы обеспечить доступ к адресам часее используемых переводов главного ЭВМА, уменьшая потребность достигнуть буфера перевода. Каждый вход в тайник вклюает адрес инструкции хозяина, логически адрес инструкции применения цели, физический адрес той инструкции, предел этапа Кодего к инструкции, и значение смысла обработчика хозяина связанного с той инструкцией, последние 4 названные компонентов образовывая бирки к адресу инструкции хозяина, и действительн-invalidnogo бита. В основном воплощении, тайником будет тайник средства программирования распределенный средством программирования от главные микросхемы памяти обработчика.