In one illustrative embodiment, an apparatus for controlling a translation lookaside buffer is provided. The apparatus comprises a translation unit, a buffer, and a comparator. The translation unit is adapted to initiate a table walk process to convert a virtual memory address to a physical address. The buffer is adapted to store pending memory access requests previously processed by the translation unit. The comparator is adapted to determine if a physical address generated by the table walk process of the translation unit conflicts with a physical address of at least one of the pending memory access requests, and deliver a control signal to the translation unit for canceling the table walk process in response to determining that a conflict exists.

In un incorporamento illustrativo, un apparecchio per il controllo dell'amplificatore di lookaside di traduzione è fornito. L'apparecchio contiene un'unità di traduzione, un amplificatore e un comparatore. L'unità di traduzione è adattata per iniziare un processo della camminata della tabella per convertire un indirizzo di memoria virtuale in indirizzo fisico. L'amplificatore è adattato per immagazzinare pending le richieste di accesso di memoria precedentemente procedute dall'unità di traduzione. Il comparatore è adattato per determinare se un indirizzo fisico generato tramite il processo della camminata della tabella dell'unità di traduzione è in conflitto con un indirizzo fisico almeno di una delle delle richieste di accesso di memoria in attesa e trasporta un segnale di controllo all'unità di traduzione per annullare il processo della camminata della tabella in risposta a determinare che un conflitto esista.

 
Web www.patentalert.com

< (none)

< Multiple-data bus architecture for a digital signal processor using variable-length instruction set with single instruction simultaneous control

> Synthesis of functional human hemoglobin and other proteins in erythroid tissues of transgenic non-human mammals

> (none)

~ 00083