A method of evaluating decoupling capacitor placement for Very Large Scale Integrated Chips (VLSI) is disclosed. Included in the method is an analysis of the usage for each decoupling capacitor, the distance from the devices, and the locations of the devices and decoupling capacitors. Also addressed are the orientations and size of the components.

Une méthode d'évaluer le placement de découplage de condensateur pour les morceaux intégrés d'à très grande échelle (VLSI) est révélée. Incluse dans la méthode est une analyse de l'utilisation pour chaque condensateur de découplage, de la distance des dispositifs, et des endroits des dispositifs et des condensateurs de découplage. En outre adressées sont les orientations et la taille des composants.