An apparatus and method for finding suitable transistor sizes for complex logic networks. An electrical "logical effort model" of a logic circuit is made by replacing each logic element with a simple electrical model and retaining the wiring topology of the original circuit. The logical effort model is a DC circuit with parameters that depending only on the gain chosen for the logic elements in the critical path, the stray capacitance of critical connections, and the logical effort of each logic element. A circuit simulation of the logical effort model produces voltages proportional to desired transistor widths. In working on the electrical model, the circuit simulator merely solves the set of simultaneous equations implied by the model. Alternate methods are also described.

Um instrumento e um método para encontrar tamanhos apropriados do transistor para redes complexas da lógica. "um modelo lógico elétrico do esforço" de um circuito de lógica é feito substituindo cada elemento da lógica com um modelo elétrico simples e retendo a topologia da fiação do circuito original. O modelo lógico do esforço é um circuito da C.C. com parâmetros que dependendo somente do ganho escolhido para os elementos da lógica no trajeto crítico, da capacidade dispersa de conexões críticas, e do esforço lógico de cada elemento da lógica. Uma simulação de circuito do modelo lógico do esforço produz as tensões proporcionais às larguras desejadas do transistor. Em trabalhar no modelo elétrico, o simulador do circuito resolve meramente o jogo das equações simultâneas implicadas pelo modelo. Os métodos alternos são descritos também.