A circuit comprising a memory, a queue, and a translator. The memory may be configured to store a message at an address at least as great as a base address. The queue may be configured to store a descriptor, wherein the descriptor is configured to have (i) an index, (ii) a routing field, and (iii) fewer bits than the address. The translator may be configured to translate between the address and the index.

Ein Stromkreis, der ein Gedächtnis, eine Warteschlange und einen Übersetzer enthält. Das Gedächtnis kann zusammengebaut werden, um eine Anzeige an einer Adresse zu speichern mindestens so groß wie eine Basisadresse. Die Warteschlange kann zusammengebaut werden, um einen Beschreiber zu speichern, worin der Beschreiber zusammengebaut wird, um (i) einen Index zu haben, (ii) eine Wegewahl auffangen und (iii) wenige Spitzen als die Adresse. Der Übersetzer kann zusammengebaut werden, um zwischen der Adresse und dem Index zu übersetzen.