A processor having a normal execution mode and an isolated execution mode generates an access transaction. The access transaction is configured using a configuration storage that stores configuration settings. The configuration settings include a plurality of subsystem memory range settings defining memory zones. The access transaction also includes access information. A multi-memory zone access checking circuit, coupled to the configuration storage, checks the access transaction using at least one of the configuration settings and the access information. The multi-memory zone access checking circuit generates an access grant signal if the access transaction is valid.

Un procesador que tiene un modo normal de la ejecución y un modo aislado de la ejecución genera una transacción del acceso. Se configura la transacción del acceso usando un almacenaje de la configuración que almacene ajustes de la configuración. Los ajustes de la configuración incluyen una pluralidad de ajustes de la gama de la memoria del subsistema que definen zonas de la memoria. La transacción del acceso también incluye la información del acceso. Un acceso de la zona de la multi-memoria que comprueba el circuito, juntado al almacenaje de la configuración, comprueba la transacción del acceso usando por lo menos uno de los ajustes de la configuración y de la información del acceso. El acceso de la zona de la multi-memoria que comprueba el circuito genera una señal de la concesión de acceso si la transacción del acceso es válida.