A method of forming a SOG insulation layer of a semiconductor device comprises forming the SOG insulation layer on a substrate having a stepped pattern by using a polysilazane in a solution state, performing a pre-bake process for removing solvent elements of the insulation layer at a temperature of 50 to 350.degree. C., performing a hard bake process for restraining particles from forming at a temperature of 350 to 500.degree. C., and annealing at a temperature of 600 to 1200.degree. C. The method of the invention further includes planarizing the insulation layer between the hard bake process and the annealing step. Also, the hard bake process can be omitted.

Een methode om een SOG isolatielaag van een halfgeleiderapparaat te vormen bestaat uit het vormen van de SOG isolatielaag op een substraat dat een gestapt patroon heeft door een polysilazane in een oplossingsstaat te gebruiken, pre-bakt presteren proces om oplosbare elementen van de isolatielaag bij een temperatuur van 50 aan 350.degree. C. te verwijderen, uitvoerend hard bak proces om deeltjes van zich het vormen bij een temperatuur van 350 aan 500.degree te beperken. C., en onthardend bij een temperatuur van 600 aan 1200.degree. C. De methode van de uitvinding omvat verder het planarizing van de isolatielaag tussen hard bakt proces en de onthardende stap. Ook, bakt hard proces kan worden weggelaten.