A memory array includes memory cells located at cross points of first and second conductors. The memory cells are compound structures including an isolation element for isolating a memory cell from sneak path currents, and a re-writeable storage element for storing a binary state of the memory cell. The isolation elements include tunnel gate surface effect transistor gate oxides, and pillar diode structures. A control gate of the transistor disconnects the tunnel junction from sidewalls of the pillar, preventing sneak path current flow through the memory cells. The isolation elements in the memory cells do not require additional space on the substrate, allowing for a high array density. In addition, the memory cells have a low forward voltage drop, improving the readability of the memory array.

Une rangée de mémoire inclut des cellules de mémoire situées aux points en travers de d'abord et aux deuxièmes conducteurs. Les cellules de mémoire sont des structures composées comprenant un élément d'isolement pour isoler une cellule de mémoire des courants de chemin de mouchard, et un élément re-writeable de stockage pour stocker un état binaire de la cellule de mémoire. Les éléments d'isolement incluent des oxydes de porte de transistor d'effet de surface de porte de tunnel, et des structures de diode de pilier. Une porte de commande du transistor démonte la jonction de tunnel des parois latérales du pilier, empêchant le mouchard que le courant de chemin traversent les cellules de mémoire. Les éléments d'isolement dans les cellules de mémoire n'exigent pas l'espace additionnel sur le substrat, laissant pour une densité élevée de rangée. En outre, les cellules de mémoire ont une basse chute de tension vers l'avant, améliorant la lisibilité de la rangée de mémoire.