A method for identifying FETs implemented in a predefined logic equation defined by at least one signal name from a netlist having output nodes, supply voltages with their opposite supply voltages, and FETs with their connectivity, that includes the steps of selecting an output node from the netlist, preparing the predefined logic equation for searching FETs in the netlist, and identifying FETs from the netlist that are implemented in the prepared predefined logic equation.

Eine Methode für das Kennzeichnen von von FETs eingeführt in einer vorbestimmten Logikgleichung definiert durch mindestens einen Signalnamen von einem netlist, das Nullpunkte, Versorgungsmaterial-Spannungen mit ihren gegenüberliegenden Versorgungsmaterial-Spannungen und FETs mit ihrer Konnektivität ausgegeben wird, die die Schritte des Vorwählens eines Ausgang Nullpunktes vom netlist einschließt, die vorbestimmte Logikgleichung für das Suchen von von FETs im netlist und das Kennzeichnen von von FETs vorbereitend vom netlist, die in der vorbereiteten vorbestimmten Logikgleichung eingeführt werden.