Container structures for use in integrated circuits and methods of their manufacture without the use of mechanical planarization such as chemical-mechanical planarization (CMP), thus eliminating CMP-induced defects and variations. The methods utilize localized masking of holes for protection of the inside of the holes during non-mechanical removal of exposed surface layers. The localized masking is accomplished through differential exposure of a resist layer to electromagnetic or thermal energy. The methods further include modifying the removal selectivity of the surface material relative to material protected by the localized masking. Modification of the removal selectivity eases or quickens removal of the surface material. The container structures are adapted for use in memory cells and apparatus incorporating such memory cells, as well as other integrated circuits.

Strutture del contenitore per uso in circuiti integrati e nei metodi della loro fabbricazione senza l'uso del planarization meccanico quale il planarization prodotto-meccanico (CMP), così eliminando i difetti di CMP-induced e le variazioni. I metodi utilizzano mascherare localizzato dei fori per protezione della parte interna dei fori durante la rimozione non meccanica degli strati di superficie esposti. Mascherare localizzato è compiuto con esposizione differenziale di uno strato di resistenza ad energia elettromagnetica o termica. I metodi ulteriori includono la modificazione della selettività di rimozione al del materiale relativo del materiale di superficie protetto dal mascherare localizzato. La modifica della selettività di rimozione facilita o accelera la rimozione del materiale di superficie. Le strutture del contenitore sono adattate per uso in cellule ed apparecchiatura di memoria che comprendono tali cellule di memoria, così come altri circuiti integrati.