In a network where frequency synchronous lower bit rate signals are combined to form a high bit rate signal by using hierarchies of multiplexers, i.e., concatenated multiplexers of different bit rate levels, an apparatus is provided for adjusting the phase deviations that occur between data input signals and a common clock signal. In one embodiment, the apparatus includes delay lines for delaying the input signals of the multiplexers of the lower hierarchies.

Dans un réseau où des signaux inférieurs synchrones de débit binaire de fréquence sont combinés pour former un signal élevé de débit binaire en employant des hiérarchies des multiplexeurs, c.-à-d., multiplexeurs enchaînés de différents niveaux de débit binaire, un appareil est donné pour ajuster les déviations de phase qui se produisent entre les signaux d'entrée de données et un signal commun d'horloge. Dans une incorporation, l'appareil inclut retarde des lignes pour retarder les signaux d'entrée des multiplexeurs des hiérarchies inférieures.