A shared memory provides data access to a plurality of agents (e.g., processor, cells of processors, I/O controllers, etc.) and includes a memory and a memory controller. The memory controller selectively provides memory access to the agents in both coherent and read current modes of operation. In the coherent mode, the memory controller ensures that the data stored in system memory is accurately and precisely mirrored in all subservient copies of that data as might typically be stored in agent cache memories. Using, for example, a MESI type protocol, the memory controller limits access to memory so that only an "owner" or a particular portion or line of memory has write access and that, during the extension of these write privileges, no other agent has a valid copy of the data subject to being updated. Thus, the memory controller implements a first set of rule in the coherent mode of operation to insure that all copies of data stored by the agents are coherent with data stored in the memory. In a read current mode of access, a read-once segment of data is copied to an agent with the agent implementing a second set of rules to minimize or eliminate the possibility that the data might become stale prior to use or that it be misused by another agent or process. Thus, in the read current, an "uncontrolled" copy of the data is released subject to certain restrictions to be implemented by the receiving agent as defined by a second set of rules. For example, these rules require that the agent's copy of data be provided as an output and then invalidated within a predetermined period of time, that the agent have limit access to the memory during any set of fetch operations to no more than a predetermined maximum block size. Also included is a requirement that the copy of data include only that data contained within a range of memory addresses, the range beginning within a predetermined block of memory addresses and continuing through an end of block address. These limitations limit the amount of data that might be subject to misuse, particularly in the case of a failure resulting in the inability of a requesting agent to complete a transaction according to the rules.

Una memoria comune fornisce l'accesso di dati ad una pluralità di agenti (per esempio, processor, cellule dei processor, dei regolatori di I/O, ecc.) ed include una memoria e un regolatore di memoria. Il regolatore di memoria fornisce selettivamente l'accesso di memoria agli agenti sia nel modo di funzionamento corrente coerente che colto. Nel modo coerente, il regolatore di memoria si accerta che i dati memorizzati nella memoria di sistema siano rispecchiati esattamente e precisamente in tutte le copie subservient di quella i dati come la forza è memorizzata tipicamente nelle antememorie dell'agente. Usando, per esempio, un tipo protocollo di MESI, il regolatore di memoria limita l'accesso alla memoria in moda da soltanto avere "un proprietario" o una parte o una linea particolare della memoria scrivere l'accesso e quello, durante l'estensione di questi scrive i privilegi, nessun altro agente ha una copia valida dei dati conforme ad essere aggiornato. Quindi, il regolatore di memoria effettua un primo insieme della regola nel modo di funzionamento coerente per assicurare che tutte le copie dei dati memorizzati dagli agenti sono coerenti con i dati memorizzati nella memoria. In un modo corrente colto di accesso, legg-una volta che il segmento dei dati è copiato ad un agente con l'agente che effettua un secondo insieme delle regole per minimizzare o eliminare la possibilità che i dati potrebbero diventare stantii prima di uso o che è abusato di tramite un altro agente o processo. Quindi, nella corrente colta, una copia "incontrollata" dei dati è liberata conforme a determinate limitazioni da effettuare dall'agente di ricezione come definita da un secondo insieme delle regole. Per esempio, queste regole richiedono che la copia dell'agente dei dati è fornita come uscita ed allora è invalidata durante un periodo predeterminato di tempo, che l'agente ha accesso di limite alla memoria durante affatto regolato di per prendere i funzionamenti a nient'altro di un formato di blocco massimo predeterminato. Inoltre è inclusa una condizione che la copia dei dati include soltanto che dati contenuti all'interno di una gamma di indirizzi di memoria, la gamma che comincia all'interno di un blocco predeterminato degli indirizzi di memoria e che continua attraverso una conclusione dell'indirizzo del blocco. Queste limitazioni limitano la quantità di dati che potrebbero essere conforme all'abuso, specialmente nel caso di un guasto con conseguente incapacità di un agente di richiesta di completare una transazione secondo le regole.