A system and method for fencing memory accesses. Memory loads can be fenced, or all memory access can be fenced. The system receives a fencing instruction that separates memory access instructions into older accesses and newer accesses. A buffer within the memory ordering unit is allocated to the instruction. The access instructions newer than the fencing instruction are stalled. The older access instructions are gradually retired. When all older memory accesses are retired, the fencing instruction is dispatched from the buffer.

Ein System und eine Methode für den Zaun von von Speicherzugriffen. Gedächtnislasten können eingezäunt werden, oder aller Speicherzugriff kann eingezäunt werden. Das System empfängt eine fechtende Anweisung, die Speicherzugriffanweisungen in ältere Zugänge und in neuere Zugänge trennt. Ein Puffer innerhalb der bestellenmaßeinheit des Gedächtnisses wird der Anweisung zugeteilt. Die Kommunikationsbefehle, die neuer als die fechtende Anweisung sind, werden festgeklemmt. Die älteren Kommunikationsbefehle werden stufenweise zurückgezogen. Wenn alle älteren Speicherzugriffe zurückgezogen werden, wird die fechtende Anweisung vom Puffer geschickt.

 
Web www.patentalert.com

< Method for allowing distributed high performance coherent memory with full error containment

< Communication module having power supply requirement identification

> Method and apparatus for developing multiprocessor cache control protocols using an external acknowledgement signal to set a cache to a dirty state

> Method of detecting a source strobe event using change detection

~ 00091