A trigger circuit for an In-System Programmable (ISP) memory device that operates with a JTAG interface. The trigger circuit receives instruction signals from the JTAG control circuitry, and limits the duration of these instruction signals to avoid erroneously repeating ISP programming operations. The trigger circuit includes a first logic circuit, a delay circuit, and a second logic circuit. The first logic circuit generates a logic high output when both the JTAG RUN-TEST and a program instruction signal are simultaneously asserted, and causes the second logic circuit to toggle the limited duration instruction signal into a logic high state. The delay circuit also detects the simultaneous assertion of the JTAG RUN-TEST and a program instruction signal, and generates a cancellation signal after a predetermined number of clock cycles. The cancellation signal causes the second logic circuit to toggle the limited duration instruction signal into a logic low state.

Цепь пуска для приспособления памяти В-Sistemy programmable (isp) работает с поверхностью стыка JTAG. Цепь пуска получает сигналы инструкции от сетей управлением JTAG, и ограничивает продолжительность этих сигналов инструкции избежать ошибочно повторить деятельности isp программируя. Цепь пуска вклюает первую цепь логики, задерживает цепь, и вторую цепь логики. Первая цепь логики производит наивысшийа уровень выработки логики когда и JTAG RUN-TEST и сигнал инструктирования по программе одновременно утвержены, и причиняет вторую цепь логики toggle лимитированный сигнал инструкции продолжительности в положение логики высокое. Задерживает цепь также обнаруживает одновременное заверение JTAG RUN-TEST и сигнала инструктирования по программе, и производит сигнал отмены после предопределенного количества такта. Сигнал отмены причиняет вторую цепь логики toggle лимитированный сигнал инструкции продолжительности в положение логики низкое.