The present invention is directed to a simulation testbench 10 which includes a circuit under test 14 and a plurality of test models 12 designated 1 through N. The test models 12 include at least one of a driver and a monitor. The drivers selectively apply stimuli to the circuit under test 14, and the monitors observe responses to the stimuli from the circuit under test 14. A single controller 16 is provided for the plurality of test models 12. The controller 16 has an instruction source 18 including a list of commands which control the plurality of test models 12. The commands are routed from the instruction source 18 over a model control bus 24 to the plurality of test models 12. In a preferred embodiment, a common bus interface 28 links each test model 12 to the model control bus 24, and a sequencer 26 addresses the instruction source 18 to put successive commands out on the model control bus 24 where they are accessed via the common bus interfaces 28 associated with the test models 12 for which the commands are intended.

La presente invenzione è diretta verso un testbench 10 di simulazione che include un circuito sotto la prova 14 e una pluralità di modelli 12 della prova indicati 1 con N. I modelli 12 della prova includono almeno uno di un driver e di un video. I driver si applicano selettivamente gli stimoli al circuito sotto la prova 14 ed i video osservano le risposte agli stimoli dal circuito sotto la prova 14. Un singolo regolatore 16 è fornito per la pluralità di modelli 12 della prova. Il regolatore 16 ha una fonte 18 di istruzione compreso una lista degli ordini che controllano la pluralità di modelli 12 della prova. Gli ordini sono diretti dall'eccedenza di fonte 18 di istruzione un bus di controllo di modello 24 alla pluralità di modelli 12 della prova. In un metodo di realizzazione preferito, un'interfaccia bus comune 28 collega ogni modello 12 della prova al bus di controllo di modello 24 e un continuatore 26 richiama la fonte 18 di istruzione per mettere gli ordini successivi fuori sul bus di controllo di modello 24 dove sono raggiunti via le interfacce bus comuni 28 connesse con i modelli 12 della prova per cui gli ordini sono intesi.

 
Web www.patentalert.com

< Expandable binary morphological erosion operator

< Method and apparatus for wireless telecommunications system that provides location-based information delivery to a wireless mobile unit

> Coupled error code protection for multi-mode vocoders

> System and method for providing interactive dialogue and iterative search functions to find information

~ 00092