A method, system, and computer product are disclosed for correcting anticipated problems related to global routing during logic synthesis. Synthesis is begun of a circuit design that includes multiple logic functions. During the synthesis, multiple logic books are selected to use to implement the logic function. Also during synthesis, at least one of the logic books is identified that is sensitive to a change in output wire capacitance of the identified logic book, where a value of the output wire capacitance is related to a routing of the wire. A strength of each identified logic book is then increased.

Une méthode, un système, et un produit informatique sont révélés pour corriger des problèmes prévus liés au cheminement global pendant la synthèse de logique. La synthèse est commencée d'une conception de circuit qui inclut des fonctions multiples de logique. Pendant la synthèse, des livres multiples de logique sont choisis pour employer pour mettre en application la fonction de logique. En outre pendant la synthèse, on identifie au moins un des livres de logique qui est sensible à un changement de la capacité de fil de rendement du livre identifié de logique, où une valeur de la capacité de fil de rendement est liée à un cheminement du fil. Une force de chaque livre identifié de logique est alors augmentée.