A memory system that includes a DRAM cell that includes an access transistor and a storage capacitor. The storage capacitor is fabricated by forming a polysilicon crown electrode, a dielectric layer overlying the polysilicon crown, and a polysilicon plate electrode overlying the dielectric layer. A first set of thermal cycles are performed during the formation of the storage capacitor to form and anneal the elements of the capacitor structure. Subsequently, shallow P+ and/or N+ regions are formed by ion implantation, and metal salicide is formed. As a result, the relatively high first set of thermal cycles required to form the capacitor structure does not adversely affect the shallow P+ and N+ regions or the metal salicide. A second set of thermal cycles, which are comparable to or less than the first set of thermal cycles, are performed during the formation of the shallow regions and the metal salicide.

Een geheugensysteem dat een DRAM cel omvat die een toegangstransistor en een opslagcondensator omvat. De opslagcondensator wordt vervaardigd door een polysilicon kroonelektrode, een diëlektrische laag bedekkend de polysilicon kroon, en een polysilicon plaatelektrode te vormen die de diëlektrische laag bedekt. Een eerste reeks thermische cycli wordt uitgevoerd tijdens de vorming van de opslagcondensator om de elementen van de condensatorstructuur te vormen en te ontharden. Later, ondiep P + en/of N + worden de gebieden gevormd door ioneninplanting, en metaalsalicide wordt gevormd. Dientengevolge, beïnvloedt de vrij hoge eerste reeks thermische cycli die worden vereist om de condensatorstructuur te vormen niet ondiep P + en N + ongunstig gebieden of metaalsalicide. Een tweede reeks thermische cycli, die met of minder dan de eerste reeks thermische cycli vergelijkbaar zijn, wordt uitgevoerd tijdens de vorming van de ondiepe gebieden en metaalsalicide.