To provide a fully differential sampling circuit which reduces a sampling error to suppress the occurrence of a second harmonic component. The sampling error is resulted from voltage dependence of a capacitance of the capacitor formed on a semiconductor substrate. The present invention includes a first sampling capacitor 27, a second sampling capacitor 28, four switches 31, 32, 33', and 34 for charging and discharging the first sampling capacitor 27, four switches 41, 42, 43', and 44 for charging and discharging the second sampling capacitor 28, and a fully differential operational amplifier 20 including a first integral capacitor 25 and a second sampling capacitor 26. An upper layer electrode 28b and a lower layer electrode 28a of the second sampling capacitor 28 are opposite to the first sampling capacitor 27 in connecting direction (state).

Om een volledig differentiële bemonsteringskring te verstrekken die een bemonsteringsfout vermindert om het voorkomen van een tweede harmonische component te onderdrukken. De bemonsteringsfout is voortgevloeid uit voltageafhankelijkheid van een capacitieve weerstand van de condensator die op een halfgeleidersubstraat wordt gevormd. De onderhavige uitvinding omvat een eerste bemonsteringscondensator 27, een tweede bemonsteringscondensator 28, vier schakelaars 31..32..33 ', en 34 voor het laden van en het lossen van eerste bemonsteringscondensator 27, vier schakelaars 41..42, 43 ', en 44 voor het laden van en het lossen van tweede bemonsteringscondensator 28, en een volledig differentiële operationele versterker 20 met inbegrip van een eerste integrale condensator 25 en een tweede bemonsteringscondensator 26. Een hogere laagelektrode 28b en een lagere laagelektrode 28a van tweede bemonsteringscondensator 28 zijn tegengesteld aan eerste bemonsteringscondensator 27 in het verbinden van richting (staat).