A ferroelectric integrated circuit memory device includes: a plurality of memory cells, each including a ferroelectric material, a plurality of conducting lines, each connected to or connectable to a selected one of the memory cells; a drive circuit for applying a predetermined voltage for a predetermined time to a selected one of the conducting lines, the predetermined voltage and time being the normal voltage and time required to perform write or read functions to the memory cell, a function selected from the group of: writing a logic state to the selected memory cell, and reading the selected memory cell; and a mode control circuit responsive to an external signal for adjusting the predetermined voltage or the predetermined time to perform an operation selected from the group consisting of: a partial read of the selected memory cell, and a partial write of the selected memory cell; and applying ferroelectric stress to the memory cell. A known logic state is written to the memory cells, the cells are heated, and then read to provide output data indicative of the likelihood of premature failure for each of the memory cells. Ferroelectric stress is applied to the cells either before or after the cells are written to by repeatedly applying a voltage to the cells corresponding to a logic state opposite that of the written logic state.

Un dispositivo de memoria ferroelectric de circuito integrado incluye: una pluralidad de células de memoria, cada uno incluyendo un material ferroelectric, una pluralidad de líneas que conducían, cada uno conectó con o conectable seleccionado de las células de memoria; un circuito de impulsión para aplicar un voltaje predeterminado por un tiempo predeterminado seleccionado de las líneas que conducen, el voltaje y el tiempo predeterminado que son el voltaje normal y tiempo requerido para realizarse escribe o leyó funciones a la célula de memoria, una función seleccionada del grupo de: escribiendo un estado de la lógica a la célula de memoria seleccionada, y la lectura de la célula de memoria seleccionada; y un circuito de control del modo responsivo a una señal externa para ajustar el voltaje predeterminado o la época predeterminada de realizar una operación seleccionada de consistir en el grupo: un parcial leído de la célula de memoria seleccionada, y un parcial escriben de la célula de memoria seleccionada; y aplicando la tensión ferroelectric a la célula de memoria. Un estado sabido de la lógica se escribe a las células de memoria, las células se calientan, y después leen para proporcionar los datos de la salida indicativos de la probabilidad de la falta prematura para cada uno de las células de memoria. La tensión de Ferroelectric se aplica a las células cualquiera antes o después de que las células son escritas en varias ocasiones a aplicar un voltaje a las células que corresponden a un estado de la lógica enfrente de el del estado escrito de la lógica.